引言
在无线收发器（如蜂窝通信系统）中，越来越多的系统采用波束成形技术，以提高系统的灵敏度和选择性。这一趋势导致了系统中天线数量的增加，从而要求每个天线之间进行精确的信号相位同步，以确保信号的传输和接收控制。然而，信号同步不仅限于通信系统，还广泛应用于相控阵雷达、分布式天线阵列和医学影像设备等领域。
在这些应用中，通常需要同步模拟到数字转换器（ADC）和数字到模拟转换器（DAC）。JESD204B是一种高速ADC和DAC的串行接口标准，它简化了同步过程，同时通过减少布局大小和设备引脚数量，使得天线密度得以增加。本文将阐明JESD204B设备之间实现同步的要求，特别是对于JESD204B子类1设备。
同步要求
在JESD204B系统中实现数据转换器的同步，主要可分为四个基本要求，如下图所示：
- 设备时钟相位对齐：确保每个数据转换器的时钟相位对齐。
- SYSREF信号的设置与保持时间：SYSREF信号相对于设备时钟的设置和保持时间。
- 弹性缓冲区释放点选择：在接收器中选择合适的弹性缓冲区释放点，以确保确定性延迟。
- SYNC信号时序要求（如果需要）：如果使用了数字下变频器（DDC）或数字上变频器（DUC），需要同步这些器件的NCO。
1. 设备时钟相位对齐
在JESD204B系统中，设备时钟可以作为转换器的采样时钟（有或没有分频器），或作为锁相环（PLL）的参考信号，PLL会生成采样时钟。因此，设备时钟的相位对齐对于确保各个转换器在采样时刻的一致性至关重要。时钟的传播延迟和温度变化会影响时钟对齐的精度，因此需要特别注意时钟分配路径的延迟控制。
2. SYSREF信号要求
SYSREF信号是实现系统重复性延迟和同步的关键。SYSREF信号的要求主要有两个：一是它必须满足相对于设备时钟的设置和保持时间；二是它的频率必须合适。对于低速设备（如<1 GSPS的ADC和基带DAC），设置和保持时间要求较宽松，但对于高速设备（如吉兆采样ADC和RF采样DAC），则可能需要动态延迟调整来保证时序的准确性。
SYSREF的频率选择也有一定限制，它必须与局部多帧时钟（LMFC）的频率有关，具体要求如下：
f_{ ext{SYSREF}} = rac{F imes K imes f_{ ext{BITRATE}}}{10}其中， 是每帧的字节数， 是每多帧块的帧数， 是一个正整数。
3. 弹性缓冲区释放点
弹性缓冲区是实现确定性延迟的关键组件。它通过吸收串行数据传输中的延迟变化来平衡时延。选择合适的缓冲区释放点可以确保数据的稳定传输，避免延迟波动。设计人员需要根据所有设备的平均数据到达时间和预期的延迟变化来选择一个有效的释放点，确保数据在所有设备中都能够按时到达。
4. SYNC信号时序
随着数据转换器采样率的提高，保持低接口速度的需求也增加，通常通过在DAC中实现数字上变频器（DUC）或在ADC中实现数字下变频器（DDC）来实现。这些设备内的数字控制振荡器（NCO）需要在所有设备中同步。最常见的同步方法是使用LMFC的上升沿和弹性缓冲区释放点来同步这些NCO。SYNC信号的时序要求是，SYNC信号必须在相同的LMFC周期内，在所有接收器的LMFC边缘取消，并在同一LMFC周期内传送到所有发射器。
示例时钟方案
典型的JESD204B时钟方案
为保证SYSREF的设置和保持时间，可以使用单一的时钟设备来生成设备时钟和SYSREF信号对。这样可以确保在所有条件下，时钟信号保持良好的相位对齐。例如，Texas Instruments的LMK04828就实现了多个设备时钟和SYSREF信号对，非常适用于低速转换器或具备内置PLL的高速转换器。
Gigasample ADC和DAC时钟方案
对于没有内部PLL的高速数据转换器（例如ADC12J4000），时钟方案设计更加复杂。在这种情况下，可以使用例如TRF3765射频合成器生成所需的高频时钟，并使用LMK04828生成参考时钟和SYSREF信号。同时，可以利用可编程延迟来满足SYSREF的设置和保持时间要求，并通过”脏SYSREF捕捉”特性在系统中实时调整时延。
结论
系统设计师需要充分理解JESD204B中关于多设备同步的四大核心要求：设备时钟的相位对齐、SYSREF信号的设置和保持时间、弹性缓冲区释放点的选择以及SYNC信号的时序要求。通过合理的时钟分配和适当的延迟控制，可以实现高效的多设备同步，并确保系统的稳定性和高性能。