在设计FPGA系统时，电源排序（power-supply sequencing）是一个非常重要的因素。FPGA通常需要多个电源轨道（rail），从三条到十条不等，FPGA厂商会提供电源排序的要求，以避免启动过程中过大的电流导致设备损坏。电源排序方案有多种实现方式，本文将介绍几种常见的方案。
1. 使用PGOOD引脚级联到EN引脚
这是一个基本且低成本的电源排序方法，通过将一个电源的PGOOD引脚连接到下一个电源的使能（EN）引脚。PGOOD引脚会在电源达到最终电压的90%左右时发出信号，激活下一级电源。此方法简单但难以精确控制时间，且在温度变化和反复的电源循环下不稳定。此外，此方案不支持关机时的电源排序。
2. 使用重置IC进行排序
重置IC是一种较为可靠的电源排序方案。它能够监控各电源轨的电压，并在电压达到设定的阈值（通常为3%以内）时进入等待期，然后再启动下一个电源。重置IC可以通过EEPROM或外部电容设置延时。此方案的优点是对每个电源轨进行监控，确保在启动过程中电压稳定。然而，它无法实现关机时的电源排序。
3. 使用模拟上/下电源排序器
模拟上/下电源排序器能够实现电源的上下排序。它们可以根据需要设计电源的上电和下电顺序，甚至可以将电源的关机顺序设计为上电顺序的反向。在上电时，所有标志位（flags）保持低电平，直到EN引脚被拉高。EN被拉高后，标志位依次变为开漏模式，经过设定的延时后，启动下一个电源。多个排序器可以级联以支持多个电源轨，且每个电源轨之间可以设置固定或可调的延时。
4. 数字系统健康监控器（PMBus接口）
如果系统需要更高的灵活性，可以使用支持PMBus/I2C接口的数字系统健康监控器（如UCD90120A）。这种监控器提供最大的灵活性，允许设计人员配置上电/下电时间、开关延时、依赖关系，甚至监控电压和电流。这类解决方案通常配有图形用户界面（GUI），方便用户编程电源排序及其他系统参数。
FPGA电源排序的要求
不同FPGA厂商（如Xilinx、Altera）通常会在其数据手册中列出推荐的电源排序要求，用户可以根据这些要求进行设计。电源排序的典型要求是上电时的顺序以及关机时的反向顺序。厂商通常会提供上电时的电压斜率要求。
结论
电源排序对于FPGA系统的可靠性和稳定性至关重要，选择合适的电源排序方案需要根据系统的复杂度和规格来决定。虽然有多种实现方案，选择最佳方案应综合考虑系统需求、成本以及对电源监控的要求。