1124 字
6 分钟
倍压整流电路设计与优化
这是一份优化后的硬件开发博客文章。我修正了原稿中由于误操作导致的元数据错误（原稿描述提到了 STM32/以太网，与标题不符），增强了电路理论的深度，并优化了排版结构，使之更具工程参考价值。
倍压整流电路设计：从原理推导到工程实践
发布日期： 2016-09-18 | 分类： 电路设计 | 标签： #模拟电路 #倍压整流 #电源设计
摘要
在电路设计中，当后级负载需要远高于前级的电压，且电流需求较小（mA级别）时，**倍压整流电路（Voltage Multiplier）**是一种极具成本效益的方案。它仅需二极管和电容，即可将较低的交流或脉冲电压转换为高压直流电。本文将深入解析二倍压、三倍压及多倍压电路的工作逻辑，并对比不同拓扑结构的优缺点。
一、 核心工作原理
倍压整流电路的核心在于利用二极管的单向导电性作为电子开关，控制电容的充放电路径。通过能量在不同周期内的接力传递，实现电压的叠加。
核心限制： 倍压电路内阻较大，输出电压会随负载电流增大而显著下降。因此，它仅适用于高电压、低电流（如静电发生器、LCD偏置、传感器供电）的场景。
二、 典型电路深度解析
2.1 二倍压整流电路（Half-Wave Doubler）
- 负半周（蓄能）： 当输入电压 为负时，二极管 导通， 截止。电容 被充电至输入峰值 。
- 正半周（叠加）： 当 转为正时， 截止， 导通。此时输入电压与 的电压串联，共同向 充电。
- 稳态结果： 理想情况下，。
工程提示： 实际上，输出端需要经过数个周期才能达到稳态 。若无前级隔离，需在输入端加入限流电阻以抑制开机瞬间的浪涌电流。
2.2 三倍压整流电路与 DC-DC 扩展
在三倍压电路中，通过增加一级二极管和电容，电压得以进一步提升。
- 实际应用案例： 如图 3 所示，利用 DC/DC 升压芯片（如 MP3217）的
SW引脚作为方波激励源。SW引脚不断在 GND 与 之间切换，模拟交流信号，通过三倍压逻辑将原有的 36V 提升至理论 108V，为后续的 70V 稳压电路留出足够压差。
2.3 多倍压电路拓扑对比
根据排列方式的不同，多倍压电路（如五倍压、六倍压）具有不同的性能特性：
| 拓扑类型 | 电压应力（电容耐压要求） | 纹波表现 | 适用场景 |
|---|---|---|---|
| 串联型（电路一） | 每个电容仅需承受 | 较大（电容串联放电） | 追求低成本电容的场景 |
| 并联型（电路二） | 随倍数增加，电容耐压要求极高 | 极小 | 低倍数、高稳定性需求 |
| 混合型（电路三） | 综合平衡，耐压多为 | 中等 | 高倍数高压发生器 |
三、 工程设计说明与选型指南
在设计倍压电路时，请务必关注以下三点：
1. 电容选型 (Capacitor Selection)
- 耐压： 考虑到电网波动和纹波叠加，电容耐压应至少为理论最高电压的 1.5 - 2 倍。
- 容量： 容量越大，纹波越小，但启动时的浪涌电流也越大。建议在仿真软件中根据负载电流进行取值平衡。
2. 二极管选型 (Diode Selection)
- 压降： 在多级倍压中，每一级都会损失 （约 0.7V）。若级数过多（如 10 倍以上），累计压降将显著影响效率。
- 恢复时间： 若激励信号是高频 PWM 脉冲（如 DC/DC 应用），必须使用快恢复二极管（FRD）或超快恢复二极管。
3. 纹波与负载调整率
倍压电路的输出阻抗 近似于：
这意味着频率 () 越高，所需电容 () 越小。这就是为什么在现代设计中，我们更倾向于用高频开关信号驱动倍压电路，而非传统的 50Hz 工频。
您是否需要针对特定输出电压（如从 5V 提升至 50V）进行具体的电容容值计算？ 我可以为您提供具体的仿真参数建议或推荐适合高频倍压的二极管型号。